avatar
Articles
18
Tags
5
Categories
0
Home
Archives
Tags
Categories
List
  • Music
  • Movie
Link
About
scmmm's blogDigital VLSI Design-lecture 2 Back to Home
Home
Archives
Tags
Categories
List
  • Music
  • Movie
Link
About

Digital VLSI Design-lecture 2

Created2025-04-04|Updated2025-04-04
|Post Views:
Author: scmmm
Link: http://example.com/2025/04/04/Digital-VLSI-Design-lecture-2/
Copyright Notice: All articles on this blog are licensed under CC BY-NC-SA 4.0 unless otherwise stated.
cover of previous post
Previous
Digital VLSI Design-lecture 3
Lecture 3: Logic Synthesis Part 1 什么是逻辑综合综合是将 RTL 转换为特定技术的门级网表的过程,并根据预定义的约束进行优化。 你将从以下内容开始 行为级 RTL 设计 标准单元库 一组设计约束 你结束时得到: 映射到标准单元库的门级网表 (对于 FPGA:查找表、触发器和 RAM 块) (有希望)在速度、面积、功耗等方面也很高效。 形式化地,给你一个有限状态自动机 $F(X,Y,Z,\lambda,\delta)$ ,目标是得到一个电路 $C(G,W)$ ,其中: $G$ :电路组件的集合,如布尔门,触发器邓 $W$ :连接 $G$ 的导线集合 在某些情况下,逻辑综合可以得到比手动设计更优的设计(例如:逻辑优化)。不过,也存在例外情况。 以上是一个例外情况,!s0 && s1 || s0 可以被优化为 s1 || s0 ,正如右边电路图所绘。 进行逻辑综合时候,尤其需要在以下方面注意: 最小化面积 最小化功耗 最大化性能 根据不同权重作为约束问题公式化 更全局的目标,如布局的反馈,实际物理尺寸等 How...
cover of next post
Next
Digital VLSI Design-lecture 1
avatar
scmmm
B.S. in Biology & Computer Science, Shandong University,2022-2026
M.S. in Computer Science, ShanghaiTech University(Research conducted at ICT,CAS),2026-
Research Focus: AI for EDA
Articles
18
Tags
5
Categories
0
Follow Me
Recent Posts
FlashAttention 原理
FlashAttention 原理2026-07-20
面试积累 - FFN 层激活函数
面试积累 - FFN 层激活函数2026-07-20
LLM学习计划
LLM学习计划2026-07-20
Hello World
Hello World2026-07-20
Digital VLSI Design-lecture 7
Digital VLSI Design-lecture 72025-04-10
© 2020 - 2026 By scmmm